パソコン、携帯電話などの半導体応用製品が急速な普及を遂げる中で、それらに用いられる半導体メモリ(NANDフラッシュメモリ)は年率約2倍の大容量化が求められ、メモリ設計上、年率約30%の回路パターンの微細化が求められてきた。回路パターンの微細化にはパターンの原版であるフォトマスクの高精度化が不可欠であるが、フォトマスクの現像工程で発生する寸法誤差が回路パターンの微細化、メモリの大容量化への高い障壁となっていた。
　受賞者らはレジスト溶解挙動のその場測定により、現像因子とパターン寸法精度との関係を明確化した。その結果、(i)現像副産物(性能が劣化した現像液)の迅速な除去がパターン欠陥の発生を抑制することを、(ii)現像液の高流速化がパターン疎密による寸法変動を抑制することを、(iii)フォトマスク面内への現像液の均一供給がパターン寸法のフォトマスク面内均一性を向上させることを突き止めた。この知見に基づき、現像液吐出/吸引機構一体型ノズルおよびそれを用いた近接走査現像技術を開発した(図1)。
　本技術の第一の特徴である(i)現像液吐出/吸引機構一体型ノズルにより、現像副産物をフォトマスク基板上から迅速に排出することでパターン欠陥を従来比1/3に低減、第二の特徴である(ii)近接走査方式により、現像液を高流速化し現像副産物のレジスト面からの離脱を促進することで、パターン疎密による寸法誤差を観測できないレベルにまで低減、第三の特徴である(iii) 吐出スリットの両側に吸引スリットを配置した現像ノズルを等速度で走査する方式により現像液の均一供給を可能にし、回路パターンのフォトマスク面内の寸法誤差を0.11nm以下に低減した。本技術により、回路線幅70nm世代以降、常に二世代以上先の大容量半導体メモリの製造が可能なパターンの寸法精度を実現してきた(図2)。
　本技術は半導体メモリの大容量化競争をリードする原動力となっており、半導体製造の基盤技術として我が国の半導体産業の発展の一翼を担っている。